将差分晶振PECL输出连接到其他逻辑类型
来源：http://www.konuaer.net 作者：康华尔电子 2019年02月20
前面我们说到，LV-PECL和PECL实则属于同一种差分输出，还有一种CML输出和EPCL差不多，那么要如何把PECL输出连接到CML上呢，两种相似的逻辑类型是否可以相融？为了验证是否可靠，Pletronics晶振公司利用自家的LV9和PE9系列，做了以下实验，请大家耐心阅读。
除了LVPECL与LVPECL连接之外，还有可能将pletronics LVPECL振荡器与其他逻辑系列一起使用，其中包括LVDS，CML和HSTL.Pletronics构成LVDS输出晶振的复杂系列，因此通常不需要将LVPECL调整为LVDS nuless在非常高的频率下要求。
将PECL连接到CML:
CML与ECL和PECL相似。但是，电压摆幅和终端网络存在差异.CML的差分电压摆幅为400mv，LVPECL为800mv.CML输入结构包括终端电阻，可能包括偏置电压源，因此消除了对外部元件的需求。用于CML的偏置电压不同于LVPECL，因此这也是一个考虑因素。
CML输入的VCM和CML输入上的信号摆动将需要使用允许的最小电平。CML输入降至约0.125V PP，仍然在CML输入最低级别规范内。因此R3为275欧姆。R1和R2的值的选择与2.4节类似。在这种情况下，R1与串联组合并联R3和50欧姆CML终端。
将PECL转换为HSTL：
原理图上的“a”点是PECL终端的VTT点（VCC-2.0V）。
原理图上的“b”点是HSTL的Vref（0.75V）
.jpg)
不幸的是，对于VCC=2.5V，没有“完美”的解决方案。其中一个参数必须有折衷。有两个好处。
'a'解决方案导致50欧姆PECL端接，HSTL VREF正确但PECL端接VTT只有1.25V。HSTL信号将是PECL信号的60％。
'b'解决方案导致50欧姆PECL端接，HSTL VREF正确，但PECL端接VTT只有1.44V。HSTL信号将是PECL信号的71％。
内部直流偏置时PECL与CML的接口
从LVPECL到CML的最广泛使用的方法是通过AC耦合。交流耦合消除LVDS差分晶振和CML输入级之间的任何共模电压问题。在一些数据中应用中，基线漂移是AC耦合方案中的一个考虑因素，但这不是振荡器的问题。在该方案中，两个R1为振荡器的射极跟随器输出级提供电流返回。对于CML兼容性，两个R2将LVPECL输出电压摆幅降低约40％。
PECL与LVDS的接口将PECL衰减到LVDS电平：
Pletronics LV9差分晶体振荡器系列LVDS输出仅工作在700MHz。如果是更高频率的LVDS信号需要时，这个PECL到LVDS接口提供了PE9系列上限的解决方案。
某些LVDS输入无法接受过驱动。该解决方案将PECL峰峰值信号电平降低至LVDS电平和电平将信号转换为LVDS 1.2V输入平均电平。
当LVDS可以接受更大的信号电平时：
将PECL连接到LVDS许多LVDS输入将允许过驱动并具有宽共模范围。在这种情况下，PECL电平可以直接驱动到LVDS输入。这导致更简单的电路。必须检查LVDS输入规范以确定此条件是否可接受。这也是假设LVDS差分晶振终端是外部的。
终端是标准PECL终端。
3.3V并没有精确的解决方案，以下是最佳使用值：对于2.5V，原理图必须更改，将R1从VCC移至'b'并将R3从'a'移至地。
注意：对于2.5V，原理图已更改！
事实证明PECL输出是可以连接到CML上的，至于其他的逻辑类型是否也一样，还要留待后续的研究，为了让工程师们更了解是如何操作，Pletronics Crystal公司画出图纸，制作表格和计算公式，懂的人也许一看就明了，外行人或者像我这样一知半解的，估计都看懵了。差分晶体振荡器如今已应用到更好的产品身上，使用数量和采购频率也越来越多，前景还是相当不错的，康华尔电子有正规渠道可帮客户订购国外进口品牌的差分晶振。
除了LVPECL与LVPECL连接之外，还有可能将pletronics LVPECL振荡器与其他逻辑系列一起使用，其中包括LVDS，CML和HSTL.Pletronics构成LVDS输出晶振的复杂系列，因此通常不需要将LVPECL调整为LVDS nuless在非常高的频率下要求。
将PECL连接到CML:
CML与ECL和PECL相似。但是，电压摆幅和终端网络存在差异.CML的差分电压摆幅为400mv，LVPECL为800mv.CML输入结构包括终端电阻，可能包括偏置电压源，因此消除了对外部元件的需求。用于CML的偏置电压不同于LVPECL，因此这也是一个考虑因素。
CML输入的VCM和CML输入上的信号摆动将需要使用允许的最小电平。CML输入降至约0.125V PP，仍然在CML输入最低级别规范内。因此R3为275欧姆。R1和R2的值的选择与2.4节类似。在这种情况下，R1与串联组合并联R3和50欧姆CML终端。
将PECL转换为HSTL：
原理图上的“a”点是PECL终端的VTT点（VCC-2.0V）。
原理图上的“b”点是HSTL的Vref（0.75V）
不幸的是，对于VCC=2.5V，没有“完美”的解决方案。其中一个参数必须有折衷。有两个好处。
'a'解决方案导致50欧姆PECL端接，HSTL VREF正确但PECL端接VTT只有1.25V。HSTL信号将是PECL信号的60％。
'b'解决方案导致50欧姆PECL端接，HSTL VREF正确，但PECL端接VTT只有1.44V。HSTL信号将是PECL信号的71％。
内部直流偏置时PECL与CML的接口
从LVPECL到CML的最广泛使用的方法是通过AC耦合。交流耦合消除LVDS差分晶振和CML输入级之间的任何共模电压问题。在一些数据中应用中，基线漂移是AC耦合方案中的一个考虑因素，但这不是振荡器的问题。在该方案中，两个R1为振荡器的射极跟随器输出级提供电流返回。对于CML兼容性，两个R2将LVPECL输出电压摆幅降低约40％。
PECL与LVDS的接口将PECL衰减到LVDS电平：
Pletronics LV9差分晶体振荡器系列LVDS输出仅工作在700MHz。如果是更高频率的LVDS信号需要时，这个PECL到LVDS接口提供了PE9系列上限的解决方案。
某些LVDS输入无法接受过驱动。该解决方案将PECL峰峰值信号电平降低至LVDS电平和电平将信号转换为LVDS 1.2V输入平均电平。
当LVDS可以接受更大的信号电平时：
将PECL连接到LVDS许多LVDS输入将允许过驱动并具有宽共模范围。在这种情况下，PECL电平可以直接驱动到LVDS输入。这导致更简单的电路。必须检查LVDS输入规范以确定此条件是否可接受。这也是假设LVDS差分晶振终端是外部的。
终端是标准PECL终端。
3.3V并没有精确的解决方案，以下是最佳使用值：对于2.5V，原理图必须更改，将R1从VCC移至'b'并将R3从'a'移至地。
注意：对于2.5V，原理图已更改！
事实证明PECL输出是可以连接到CML上的，至于其他的逻辑类型是否也一样，还要留待后续的研究，为了让工程师们更了解是如何操作，Pletronics Crystal公司画出图纸，制作表格和计算公式，懂的人也许一看就明了，外行人或者像我这样一知半解的，估计都看懵了。差分晶体振荡器如今已应用到更好的产品身上，使用数量和采购频率也越来越多，前景还是相当不错的，康华尔电子有正规渠道可帮客户订购国外进口品牌的差分晶振。
正在载入评论数据...
相关资讯
- [2024-02-18]CTS汽车级CA系列时钟振荡器
- [2024-01-20]TXC晶技5G通信专用小型7050mm恒...
- [2024-01-20]TXC恒温晶体振荡器新产品方案发...
- [2023-12-28]关于GEYER格耶品牌产品设计与支...
- [2023-12-28]GEYER格耶电子晶振公司的制品详...
- [2023-11-06]Wi2Wi品牌发布其新的SN系列晶体...
- [2023-10-13]美国GED高质量时钟晶体振荡器
- [2023-09-25]H.ELE从原始石英晶体到精密晶体...
业务经理
