技术支持

晶振官方博客

更多>>

康华尔电子祝贺新中国7...

原来NDK晶振代码NX3225...

首页技术支持京瓷告诉你如何设计可以抑制EMI的晶振电路板

京瓷告诉你如何设计可以抑制EMI的晶振电路板

来源：http://www.konuaer.net 作者：金洛鑫电子 2020年05月23

京瓷告诉你如何设计可以抑制EMI的晶振电路板
　　如何让石英晶体谐振器可以降低EMI?到了今天已经不是一个难题了,但是要怎样合理且完美设计,值得许多制造商思考,KYOCERA Corporation公司可以说是这方面的佼佼者,京瓷晶振几乎所有型号,都可以达到低EMI的标准,而且实现了低功耗,低成本的要求.在开发和生产频率元件方面,掌握了核心的工艺和技术,设计印刷电路板时,必须注意预防负电阻的减少,抑制EMI水平等事项.
1.关于基板的图案长度
　　连接晶体振子和IC或电容器的基板图案,为了防止杂散电容或配线电感引起的特性劣化,请将配线长度设计为最短.该图形长度最长也只有2cm左右,但在可搭载贴片晶振和IC等的范围内最短可以抑制EMI的发生.EMI主要发生在变频器的OUT侧,因此将OUT侧的图案长度缩短到最短.另外,通孔也会成为EMI的产生源,因此不优选.
2.关于振荡电路以外的模式的影响
　　多层基板的情况下,为了预防负电阻的减少,获得稳定的起动特性,在图中椭圆包围的振荡电路的正下方的中层,不要接线面接地或其他信号图形是很重要的.特别是使其他信号线靠近振荡部的IN侧时,由于该信号会受到调制,因此在振荡波形中会出现噪声,在OUT侧会被放大出现,成为EMI的原因.振荡启动时,如果受到其他信号的影响,使IN侧和OUT侧直流变为相同电压,则会成为非常难以启动振荡的电路,因此是绝对不能进行的接线.
　　如果在最接近振荡电路搭载面的层上设定面接地,则负电阻会极度减少,因此也必须避免这种情况.
3.关于面接地屏蔽
　　设置基于面接地的屏蔽时,如下图左图所示,在离元件搭载面最远的面上设定接地图案.另外,振荡部的中层为了避免负电阻的减少,不得设置GND模式等,为了避免京瓷晶振振荡波形因其他信号而受到调制,EMI增加的同时负电阻减少,不得设置其他信号线.

　　如上图右侧所示,元件搭载面的振荡电路周边的接地图案若接近信号线,则EMI电平会减少,但若接近极端,则振荡电路的负电阻会减少,因此为了防止负电阻降低,请设定在距振荡电路的信号线0.5mm以上的位置.特别是从IN侧产生的EMI的量本来就很少,因此不需要使GND图案极端接近,而且通过使GND图案极端接近,负电阻会大幅减少,因此不理想.
京瓷告诉你如何设计可以抑制EMI的晶振电路板

正在载入评论数据...

上一篇：揭开Vectron低噪声,抖动混合烘箱SAW振荡器生产技术

下一篇：HCMOS晶体振荡器的倍频器与乘法器

此文关键字：京瓷石英晶体低EMI晶振设计京瓷振荡器

技术支持

晶振官方博客

京瓷告诉你如何设计可以抑制EMI的晶振电路板

相关资讯

在线客服

康华尔服务热线

姓名：
邮箱：
正文：